


DL1232



C3、C5可防止上电不良或电源不稳定导致的异常现象。C5建议使用47μF，如PCB没有位置可以使用贴片电容。

如烧录右边的6个IC烧录脚PCB设计时必须预留好且方便测试架探针接触。

备注：
 PB5(VPP)复位：低电平有效
 烧录引脚（6个）
 1：PA0----编程时钟
 2：PA1----编程数据
 3：PA2----编程内部RC
 4：PB5(VPP)----编程电压
 5：VDD----电源输入
 6：VSS----电源地
 绑定AGND接VSS

Title		
85LED原理图		
Size	Number	Revision
B		
Date:	Sheet of	
File:	Drawn By:	

DL1232

PAD LOCATION				
no.	pad name	X轴	Y轴	28PIN
1	PB[7]	-793.26	-285.4	7
2	PB[6]	-793.26	-380.4	8
3	VPP	-813.83	-531.87	9
4	PB[4]	-793.26	-688	10
5	PB[3]	-793.26	-783	11
6	PB[2]	-606.34	-780.76	12
7	PB[1]	-511.34	-780.76	13
8	PB[0]	-416.34	-780.76	14
9	PA[7]	501.48	-780.76	15
10	PA[6]	596.48	-780.76	16
11	PA[5]	793.26	-771.86	17
12	PA[4]	793.26	-676.86	18
13	PA[3]	793.26	-581.86	19
14	PA[2]	793.26	-486.86	20
15	PA[1]	793.26	-391.86	21
16	PA[0]	793.26	-296.86	22
17	AGND	795	780.76	23
18	GND	700	780.76	23
19	PC[3]	605	780.76	24
20	PC[2]	510	780.76	25
21	PC[1]	415	780.76	26
22	PC[0]	320	780.76	27
23	PD[0]	225	780.76	28
24	PD[1]	130	780.76	1
25	PC[7]	35	780.76	2
26	PC[6]	-60	780.76	3
27	PC[5]	-155	780.76	4
28	PC[4]	-250	780.76	5
29	VDD	-345	780.76	6

裸片衬底接VSS

